Do sự cố trong Bộ phát triển nhúng Intel® SoC FPGA (SoC EDS), Bộ tải trước cho Cyclone® V và Arria® V không thể biên dịch khi CONFIG_SPL_FPGA_LOAD macro được định nghĩa trong phần mềm/spl_bsp/uboot-socfpga/include/configs/socfpga_common.h và SDRAM ECC được bật.
Để tránh lỗi này, bạn nên tắt chức năng 'memset' với macro #if/#endif dưới đây.
software/spl_bsp/uboot-socfpga/arch/arm/cpu/armv7/socfpga/spl.c(245)
đệm bộ nhớ dưới dạng dữ liệu trong SDRAM */
#if (CONFIG_HPS_SDR_CTRLCFG_CTRLCFG_ECCEN == 1)
filesize = file_fat_read(CONFIG_SPL_FPGA_FAT_NAME, NULL, 0);
nếu (filesize != -1) {
memset((unsigned char *)((temp_sdram filesize)
& ((CONFIG_SPL_SDRAM_ECC_PADDING - 1)),
0, CONFIG_SPL_SDRAM_ECC_PADDING);
}
#endif