ID bài viết: 000077313 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/08/2019

Tại sao tín hiệu tx_pma_elecidle trên thiết bị Intel® Arria® 10 hoặc Cyclone® 10 GX thiết bị gốc PHY đặt các chân TX thu phát ở chế độ trở ngại cao hoặc cố định?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Arria® 10 Cyclone® 10 Bộ thu phát PHY riêng
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Xác định tín hiệu tx_pma_elecidle trên thiết bị Intel Arria 10 hoặc Cyclone 10 GX IP PHY riêng không phân tích hoặc đặt các chân TX thu phát ở chế độ trở trở cao.

    Xác định tín hiệu tx_pma_elecidle trên thiết bị Intel Arria 10 hoặc Cyclone 10 GX Ip PHY riêng sẽ ngừng truyền dữ liệu và gây ra tín hiệu đầu ra để triển lãm Vocm bộ phát trên cả hai chân P và N của cặp vi phân.

    Việc chấm dứt TX vẫn được kết nối với bộ tạo Vcm khi tín hiệu tx_pma_elecidle được hiển thị.

    Độ phân giải

    Thông tin này có thể được thêm vào phiên bản trong tương lai của Hướng dẫn Sử dụng Bộ thu phát Intel Arria 10 PHY và Hướng dẫn Sử dụng Bộ thu phát Intel Cyclone 10 GX.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Cyclone® 10 GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.