ID bài viết: 000077281 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 27/08/2013

Lỗi: Bộ phát SERDES phải điều khiển một chân đầu ra

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn sẽ nhận được thông báo lỗi này nếu bạn đang sử dụng SERDES chuyên dụng với các đầu ra LVDS vi phân riêng như LVDS_E_3R, LVDS_E_1R và BLVDS. Khi sử dụng các tiêu chuẩn đầu ra vi phân giả, bạn không thể điều khiển chân đầu ra với macro SERDES chuyên dụng. Bạn phải triển khai chức năng altlvds trong Chế độ Logic Element (LE) (SERDES mềm).

Khi phần mềm Quartus® II kiểm tra tính hợp pháp của vị trí, nó sẽ xảy ra lỗi vì SERDES chuyên dụng phải có kết nối trực tiếp với chân đầu ra. Khi sử dụng các tiêu chuẩn vi phân ở dạng giả, logic lõi được chèn giữa SERDES mềm và chân đầu ra.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Arria® II GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.