ID bài viết: 000077216 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi không thể tìm thấy tín hiệu đồng hồ đầu ra PLL sau phù hợp bằng SignalTap® II: bộ lọc sau phù hợp trong trình tìm nút?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

® Đối với các thiết kế dòng Stratix (Stratix và Stratix GX) trong phần mềm Quartus®II phiên bản 6.1 và 7.0, Trình tìm nút không liệt kê lưới xung nhịp đầu ra PLL nhanh khi bạn sử dụng SignalTap® II: post fitting filter.  Để sử dụng đầu ra đồng hồ PLL nhanh như đồng hồ thu mua cho bộ phân tích logic SignalTap II, hãy nhập tên của tên net đồng hồ sau phù hợp mà bạn muốn sử dụng. Bạn có thể tìm thấy tên mạng này với Trình xem Bản đồ Công nghệ.

Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 7.1.

 

 

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix®

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.