ID bài viết: 000077195 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/05/2016

Tần số xung xung tham chiếu nhất định khiến KHÔNG thể biên dịch IP fPLL Arria® 10 và Cyclone® 10 GX

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    IP FPGA Intel® Arria® 10 Cyclone® fPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Việc biên dịch IP fPLL Arria® 10 và Cyclone® 10 có thể bị lỗi trong giai đoạn Fitter trong các trường hợp sau:

  • IP đang ở trong chế độ Core hoặc Cascade Source và tần số xung xung tham chiếu thuộc phạm vi 49 MHz < Fref < 51,5 MHz.
  • IP đang ở chế độ Bộ thu phát và tần số xung xung tham chiếu trong phạm vi 50,0 MHz ≤ Fref < 51,5 MHz.

Vấn đề này ảnh hưởng đến cả phần mềm Quartus® Prime phiên bản Tiêu chuẩn và phần mềm Quartus Prime phiên bản Pro.

Độ phân giải

Chọn tần số xung xung tham chiếu IP fPLL không nằm trong phạm vi được chỉ định.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Cyclone® 10 GX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.