ID bài viết: 000077174 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 17/12/2013

Bộ điều khiển DDR3 dựa trên UniPHY nhận lệnh làm mới cho giao diện chọn nhiều chip như thế nào?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bộ điều khiển bộ nhớ dựa trên UniPHY không phát hành lệnh làm mới cho tất cả các chip của thiết bị bộ nhớ đa chip hoặc DIMM trên cùng một chu kỳ đồng hồ.

Ví dụ: đối với bốn trường hợp chọn chip, nó sẽ hiển thị các lần làm mới thành CS0 và CS2 trong một chu kỳ đồng hồ, sau đó là CS1 và CS3 trong chu kỳ tiếp theo.

Quyết định của tất cả các tín hiệu chọn lọc chip trong cùng chu kỳ đồng hồ được dành riêng để sử dụng cho mỗi quyết định của nhà cung cấp bộ nhớ.

Độ phân giải

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® V GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.