ID bài viết: 000077173 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 25/11/2013

Di chuyển IP UniPHY từ 13.0 SP1 DP5 sang 13.1 Thiết lập lại GUI thành giá trị mặc định

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Vấn đề này ảnh hưởng đến DDR2, DDR3, LPDDR2, QDR II, RLDRAM II, và các sản phẩm dựa trên UniPHY RLDRAM 3.

Khi bao bọc EMIF cấp cao nhất được tạo ra trong Quartus II phiên bản phần mềm 13.0 SP1 DP5 được mở ở phiên bản 13.1, tham số GUI của trình chỉnh sửa được đặt lại về giá trị mặc định và thiết kế riêng của bạn các tham số bị mất.

Độ phân giải

Giải pháp khắc phục sự cố này là loại bỏ tham ENABLE_DELAY_CHAIN_WRITE số từ tệp đóng gói cấp cao nhất. Để làm điều này, hãy mở cấp cao nhất tệp wrapper trong trình chỉnh sửa và xóa dòng sau:

-- Retrieval info: �

Vấn đề này sẽ được khắc phục trong bản phát hành trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Arria® V và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.