Khi sử dụng siêu chức năng altclkcntrl trong phần mềm Quartus® II cho các thiết bị Cyclone® III, bạn cần tuân theo các quy tắc này để kết nối chính xác các tài nguyên đồng hồ khác nhau với khối điều khiển đồng hồ:
- Cho phép ghim đầu vào đồng hồ chuyên dụng trên inclk0x và inclk1x
- Cho phép sử dụng đồng hồ đầu ra PLL trên inclk2x và inclk3x
- Tài nguyên xung giờ được đánh số thấp hơn kết nối với các cổng inclkx được đánh số thấp hơn trên khối điều khiển xung giờ (xem ví dụ dưới đây)
- Tài nguyên xung giờ được đánh số cao hơn kết nối với các cổng inclkx được đánh số cao hơn trên khối điều khiển xung giờ (xem ví dụ dưới đây)
Sử dụng Bảng 6-2 từ Mạng xung giờ và PLLs trong Cyclone III thiết bị (PDF) để hiểu các tài nguyên đầu vào pháp lý cho mỗi mạng đồng hồ toàn cầu.
Ví dụ 1:
Mạng đồng hồ toàn cầu G0 có thể chấp nhận các chân đồng hồ chuyên dụng CLK0 và CLK3, cũng như đồng hồ đầu ra PLL1 C0 và C2. Cần lập bản đồ cổng sau (có thể không kết nối cổng inclkx nếu bạn không sử dụng tài nguyên đầu vào được liên kết với cổng đầu vào đó trên khối điều khiển đồng hồ):
- CLK0 - inclk0x (đầu vào xung giờ chuyên dụng được đánh số thấp đến cổng inclk theo thứ tự thấp chấp nhận chân đồng hồ)
- CLK3 - inclk1x (đầu vào xung giờ chuyên dụng được đánh số cao đến cổng inclk đặt hàng cao chấp nhận chân đồng hồ)
- C0 - inclk2x (xung lượng đầu ra PLL được đánh số thấp đến cổng inclk đặt hàng thấp chấp nhận đầu ra PLL)
- C2 - inclk3x (xung lượng đầu ra PLL được đánh số cao đến cổng inclk đặt hàng cao chấp nhận đầu ra PLL)
Ví dụ 2:
Mạng đồng hồ toàn cầu G2 có thể chấp nhận các chân đồng hồ chuyên dụng CLK0 và CLK1, cũng như đồng hồ đầu ra PLL1 C2 và C4. Cần lập bản đồ cổng sau:
- CLK0 - inclk0x (đầu vào xung giờ chuyên dụng được đánh số thấp đến cổng inclk theo thứ tự thấp chấp nhận chân đồng hồ)
- CLK1 - inclk1x (đầu vào xung giờ chuyên dụng được đánh số cao đến cổng inclk đặt hàng cao chấp nhận chân đồng hồ)
- C2 - inclk2x (xung lượng đầu ra PLL được đánh số thấp đến cổng inclk theo thứ tự thấp chấp nhận đầu ra PLL)
- C4 - inclk3x (xung lượng đầu ra PLL được đánh số cao đến cổng inclk đặt hàng cao chấp nhận đầu ra PLL)
Thông báo C2 kết nối với inclk3x trên khối điều khiển đồng hồ cho mạng 0 toàn cầu, nhưng kết nối với inclk2x trên khối điều khiển đồng hồ cho mạng 2 toàn cầu. Điều này là do trên mạng 0 toàn cầu C2 là đồng hồ đầu ra PLL được đánh số cao hơn kết nối với tài nguyên đồng hồ này trong khi C2 là đồng hồ đầu ra PLL được đánh số thấp hơn kết nối với tài nguyên đồng hồ 2 toàn cầu.
Bạn có thể chỉ định các khối điều khiển đồng hồ cho các tài nguyên đồng hồ cụ thể bằng cách áp dụng chỉ định vị trí cho chúng bằng cách sử dụng Trình chỉnh sửa bài tập trong phần mềm Quartus II. Trường giá trị đại diện cho mạng đồng hồ toàn cầu là "CLKCTRL_Gx" trong đó x là số mạng đồng hồ toàn cầu. Đối với Cyclone III của thiết bị, nó có thể là giá trị số nguyên từ 0 đến 19 (xem Bảng 6-2 cho các mạng đồng hồ có sẵn trên mỗi mật độ thiết bị).