Giữ vi phạm thời gian cho tín hiệu pif_interface_sel có thể được bỏ qua một cách an toàn cho bộ điều khiển cấu hình lại thiết bị Stratix® V GX và Arria V GZ khi được biên dịch trong Phần mềm Quartus® II phiên bản 12.1. Tuy nhiên, các vi phạm thiết lập phải được giải quyết.
Do một lỗi trong phần mềm Quartus II phiên bản 12.1, một ngoại lệ đường dẫn sai không liên quan đã được giới thiệu trong tệp alt_xcvr_reconfig.sdc. Ngoại lệ đường dẫn sai được hiển thị bên dưới.
set_false_path -from {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel}
Ngoại lệ này cần được thay thế bằng ràng buộc SDC bên dưới.
nếu { [chuỗi bằng "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {
# Đặt đường dẫn Sai để giữ các vi phạm thời gian lưu pif_interface_sel
set_false_path -từ {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel} -hold
}
Các phiên bản Phần mềm Quartus II trước và sau 12.1 không chứa ngoại lệ trên, nhưng có thể áp dụng ràng buộc mới để xóa tất cả các vi phạm giữ tín hiệu pif_interface_sel khỏi việc được báo cáo trong TimeQuest.
Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.
Các khuyến nghị sau đây cũng có thể được sử dụng để giúp đáp ứng thời gian pif_interface_sel thiết lập.
- Đối với các thiết bị có tốc độ chậm hơn, hãy xem xét sử dụng tần số 100MHz thay vì đồng hồ 125MHz để điều khiển tín hiệu mgmt_clk_clk tín hiệu của bộ điều khiển Định cấu hình lại.
- Sử dụng nhiều Bộ điều khiển Định cấu hình lại trong thiết kế. Điều này giảm thiểu sự phát ra của tín pif_interface_sel giúp định tuyến tắc nghẽn cho thiết kế. Ví dụ, thay vì sử dụng Bộ điều khiển Định cấu hình lại duy nhất để điều khiển tất cả các kênh trong một thiết bị, bạn có thể thử sử dụng một Bộ điều khiển Định cấu hình lại cho mỗi bộ thu phát sáu gói.