ID bài viết: 000077094 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/04/2014

Dòng: Tốc độ dữ liệu không hợp lệ! Giá trị ô phải từ 0.0 đến 1434.0 Bỏ qua!

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể gặp lỗi này khi nhập tệp công cụ ước tính công suất sớm (EPE) PowerPlay early Power Estimator (EPE) của Intel® Quartus® II vào phiên bản công cụ EPE phiên bản 13.1 và trước đó cho thiết kế Stratix® V có chứa chức năng siêu lớn ALTLVDS_TX hoặc ALTLVDS_RX hoạt động với tốc độ dữ liệu lớn hơn 1434 Mbps.

 

 

 

Độ phân giải

Intel® Stratix® V hỗ trợ tốc độ dữ liệu lên đến 1600 Mbps bằng ALTLVDS, tùy thuộc vào cấp tốc độ của thiết bị. Tham khảo bảng dữ liệu Intel® Stratix® thiết bị V (PDF) để biết thông số kỹ thuật chi tiết.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.