Do vấn đề với IP cứng Altera® Stratix® V cho PCI Express*, bit cấu hình khe cắm xung phần cứng (Đăng ký trạng thái liên kết[12]) sẽ luôn được đặt thành 1 trong Không gian cấu hình PCIe* bất kể cài đặt "Cấu hình Đồng hồ Khe cắm" trong tab PcIe Capabilities Link của GUI. Sự cố này xảy ra trong cả mô phỏng và phần cứng.
Để giải quyết vấn đề này, hãy chỉnh sửa tệp altpcie_hip_256_pipen1b.v trong thư mục \synthesis\submodules như sau.
1) tại khoảng dòng 0088 thêm --> số slotclk_cfg = "dynamic_slotclkcfg",
2) tại khoảng dòng 2699 add --> .slotclk_cfg(slotclk_cfg),
Sự cố này đã được khắc phục bắt đầu Intel® Quartus® bản phần mềm Prime Phiên bản Tiêu chuẩn v17.0.