ID bài viết: 000077032 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 24/04/2017

Tại sao bit Cấu hình Đồng hồ Khe cắm PCIe của tôi luôn được đặt thành 1 bất kể lựa chọn GUI?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với IP cứng Altera® Stratix® V cho PCI Express*, bit cấu hình khe cắm xung phần cứng (Đăng ký trạng thái liên kết[12]) sẽ luôn được đặt thành 1 trong Không gian cấu hình PCIe* bất kể cài đặt "Cấu hình Đồng hồ Khe cắm" trong tab PcIe Capabilities Link của GUI. Sự cố này xảy ra trong cả mô phỏng và phần cứng.

    Độ phân giải

    Để giải quyết vấn đề này, hãy chỉnh sửa tệp altpcie_hip_256_pipen1b.v trong thư mục \synthesis\submodules như sau.

     

    1) tại khoảng dòng 0088 thêm --> số slotclk_cfg = "dynamic_slotclkcfg",
    2) tại khoảng dòng 2699 add --> .slotclk_cfg(slotclk_cfg),

     

    Sự cố này đã được khắc phục bắt đầu Intel® Quartus® bản phần mềm Prime Phiên bản Tiêu chuẩn v17.0.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.