Tại sao bit csr_sysref_singledet được xóa bất ngờ trước khi SYSREF bị chuyển từ thấp đến cao khi sử dụng Intel® FPGA IP JESD204B ở tốc độ dữ liệu lớn hơn 16 Gbps trong thiết bị Intel Agilex® 7?

Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 20.3 trở lên, khi sử dụng JESD204B Intel® FPGA IP ở chế độ Sub kiện 1 AND ở tốc độ dữ liệu <

Sau khi JESD204B Intel® FPGA IP đã lấy mẫu SYSREF lần đầu tiên và xóa bit CSR csr_sysref_singledet thành 0, khi bit CSR này sau này được người dùng đặt thành giá trị 1 để lấy mẫu một cạnh SYSREF khác, nó sẽ được xóa ngay lập tức ngay cả trước khi SYSREF được chuyển từ thấp đến cao. Điều này là do một tín hiệu bên trong giúp xóa các csr_sysref_singledet bị kẹt ở mức 1 với tốc độ dữ liệu lớn hơn 16 Gbps.

Vấn đề này chỉ có thể được phục hồi bằng cách áp dụng txlink_rst_n mềm rxlink_rst_n.

Một bản vá có thể được cung cấp theo yêu cầu Hỗ Trợ Cao Cấp Intel® (IPS).

Sự cố này đã được khắc phục bắt đầu từ phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 20.4.