ID bài viết: 000077025 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/09/2020

Khi sử dụng IP cứng E-Tile cho Ethernet Intel® FPGA IP các biến thể PTP 10G/25G, Bộ phân tích thời gian có báo cáo tín hiệu o_sclk dưới dạng đồng hồ không bị hạn chế không?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng E-tile cho IP FPGA Intel® Ethenet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Khi sử dụng IP cứng E-Tile cho Ethernet Intel® FPGA IP các biến thể PTP 10G/25G, tín hiệu o_sclk là xung không đồng bộ được định tuyến qua mạng đồng hồ. Trình phân tích thời gian xác định không chính xác tín hiệu o_sclk là nguồn đồng hồ và báo cáo đó là đồng hồ không bị hạn chế.

    Độ phân giải

    Không cần giải pháp thay thế, bạn có thể bỏ qua phân tích Máy phân tích thời gian o_sclk này một cách an toàn dưới dạng đồng hồ không bị hạn chế.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 DX
    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.