ID bài viết: 000077016 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/05/2014

Độ dài đăng ký hướng dẫn (IR) của chân JTAG Hệ thống bộ xử lý cứng (HPS) trên các Cyclone thiết bị SoC Arria V là bao lâu?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các chân HPS JTAG không dành để quét biên các Cyclone® thiết bị SoC Arria® V và V.  Các chân HPS JTAG không có tệp Ngôn ngữ mô tả quét biên (.bsd) nhưng nếu bạn có cổng này đi kèm trong chuỗi JTAG của mình, bạn sẽ cần biết độ dài IR.

Chiều dài IR là 4 bit và lệnh BYPASS là 0xF (lệnh vòng luôn là tất cả các lệnh theo IEEE1149.1).

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA SoC Cyclone® V SE
FPGA SoC Arria® V ST
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA SoC Arria® V SX

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.