Khi tổng hợp thiết kế SystemVerilog trong phần mềm Quartus® Prime phiên bản Tiêu chuẩn, bạn có thể thấy thông báo lỗi nội bộ tương tự như sau:
Lỗi nội bộ: Hệ thống con: INFER, Tập tin: /quartus/synth/infer/infer_ram_inference.cpp, Dòng: 7403 !is_mixed_width()
Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Quartus Prime.