ID bài viết: 000076833 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/07/2020

Tại sao giao diện Intel® P-Tile Avalon®-ST của tôi cho PCI Express* IP RX hoạt động khác nhau tùy thuộc vào điều kiện đặt lại?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    ® Intel P-Tile Avalon®-ST cho IP PCI Express* triển khai một mô-đun làm bàn trong cấu tạo FPGA để thiết kế lại các gói bên nhận được đến từ giao diện Embedded Multi-die Interconnect Bridge (EMIB). Mô-đun may bàn có một vấn đề đặt lại có thể gây ra sự không phù hợp trên giao Avalon-ST RX.

    Độ phân giải

    Sự cố này đã được khắc phục Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 20.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    FPGA Intel® Stratix® 10 DX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.