ID bài viết: 000076824 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/07/2020

Tại sao displayPort Intel® FPGA IP đầu ra video khi trường Vtotal of Main Stream Attribute (MSA) có chiều rộng lớn hơn 13 bit?

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do có vấn đề ở phiên bản 14.0 và các thế hệ sau của phần mềm Intel® Quartus® Prime, giao diện khôi phục đồng hồ pixel DisplayPort Intel® FPGA IP Hsync và tín hiệu Vsync ở mức thấp khi đáp ứng điều kiện dưới đây:

  • Độ phân giải video với trường Thuộc tính Luồng Chính Vtotal (MSA) vượt quá độ rộng 13 bit hoặc 8191 ở dạng thập phân.
Độ phân giải

Sự cố này được khắc phục bắt đầu từ phiên Intel® Quartus® Prime Phiên bản Pro phiên bản 20.1 trở đi.

Các sản phẩm liên quan

Bài viết này áp dụng cho 6 sản phẩm

FPGA Intel® Cyclone® 10 GX
FPGA Stratix® V
FPGA Intel® Stratix® 10 và FPGA SoC
FPGA Cyclone® V và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Arria® V và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.