ID bài viết: 000076822 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 22/06/2020

Lỗi: intel_pcie_ptile_ast_0.dummy_user_avmm_rst có một associatedClock "p1_hip_reconfig_clk" không thể tìm thấy

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do vấn đề với IP phát trực tuyến Intel® FPGA P-Tile Avalon® cho PCI* Express và lỗi của biểu mẫu được hiển thị ở trên sẽ được thấy nếu tùy chọn "Kích hoạt Giao diện hết thời gian chờ hoàn thành" được chọn trong GUI IP. Điều này là do giao diện thời gian chờ hoàn thành không chính xác liên kết với hip_reconfig_clk. Lỗi này ngăn ip được tạo ra.

Độ phân giải

Trong v20.1 của phiên bản phần mềm Intel® Quartus® Prime Pro, không có giải pháp khắc phục sự cố này tồn tại, tạo IP với tùy chọn vô hiệu hóa "Cho phép hoàn thành giao diện hết thời gian chờ".

Sự cố này đã được khắc phục bắt đầu từ v20.2 của phiên bản phần mềm Intel® Quartus® Prime Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Stratix® 10 DX
Intel Agilex® 7 FPGAs and SoC FPGAs F-Series

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.