ID bài viết: 000076815 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/01/2016

Tại sao rx_st_sop, rx_st_eop, tx_st_sop và tx_st_eop chỉ rộng một bit khi Bật nhiều gói trên một chu kỳ được thiết lập khi định cấu hình Giao diện Phát trực tuyến Intel® Arria® 10 FPGA Avalon® cho IP cứng PCIe trong chế độ 3.0 x8?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phiên bản phần mềm Quartus® II 14.1.1 trở lên, tệp đóng gói RTL cho tín hiệu 3.0 x8 Intel® Arria® 10 FPGA FPGA cho PCI Express không chính xác chỉ ánh xạ một bit đơn bit của tín hiệu rx_st_sop, rx_st_eop, tx_st_sop và tx_st_eop khi Bật nhiều gói tin mỗi chu kỳ được thiết lập.

    Độ phân giải

    Để giải quyết vấn đề này, sửa đổi tập tin đóng gói RTL, < tên biến >.v hoặc < tên biến>.vhd, để xuất cả hai bit tín hiệu.

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.