Tại sao bộ điều khiển Intel® Stratix®10 MX HBM2 không hiển thị tín hiệu AXI RVALID cho đến khi AXI RREADY được hiển thị từ giao diện người dùng?

Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 19.4 trở lên, tín hiệu Intel Stratix® 10 MX HBM2 không hiển thị tín hiệu axi___rvalid cho đến khi tín hiệu axi___rready được hiển thị từ giao diện người dùng.

Lưu ý rằng < > cấp < > tham khảo số kênh và kênh kênh cụ thể tương ứng.

Đối với phiên Intel® Quartus® Prime phiên bản Phần mềm Pro phiên bản 19.3 và cũ hơn, bạn có thể giải quyết vấn đề này bằng cách mở tệp altera_axi_ufi_soft_logic.sv và thay đổi các điều sau:

(bắt đầu từ dòng 423:)

chỉ định ufi_rready = PHY_THROTTLE_RDATA_BRESP?

(rready & rdata_fifo_almost_empty) : rready;   Trước

     (rdata_fifo_almost_empty) : rready;                    Sau

tạo if(PHY_THROTTLE_RDATA_BRESP) bắt đầu

gán rvalid = (rready & ~rdata_fifo_empty);  Trước

    gán rvalid = (~rdata_fifo_empty);                  Sau

Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm Intel Quartus Prime phiên bản Pro.