ID bài viết: 000076756 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 22/02/2019

Làm cách nào để kiểm soát kích thước bộ đệm của GIAO diện bộ nhớ ngoài Intel® Arria® 10 (EMIF) để giảm mức sử dụng khối RAM trong thiết FPGA?

Môi Trường

  • Giao diện bộ nhớ ngoài IP FPGA Intel® Arria® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong phần mềm Intel® Quartus® Prime, kích thước đệm của kết nối Trình thiết kế nền tảng phụ thuộc vào hai yếu tố:

    1. Giao dịch đọc đang chờ tối đa từ IP Avalon thụ động tối đa (ví dụ: Intel Arria® IP EMIF 10)

    2. Băng thông lớn của giao Avalon MM

    Tuy nhiên, không thể thay đổi giao dịch đọc đang chờ tối đa của IP EMIF và được đặt thành giá trị cố định là 64 để tối đa hóa hiệu quả EMIF.

    Độ phân giải

    Để giải quyết vấn đề này, giảm độ rộng burstcount của giao diện phụ Avalon MM để giảm kích thước bộ đệm của IP EMIF Intel® Arria® 10.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.