ID bài viết: 000076748 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 28/09/2018

Cảnh báo (15064): Cổng đầu ra PLL clk[0] ghim đầu ra nguồn cấp dữ liệu "c0~đầu ra" thông qua định tuyến không chuyên dụng

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy cảnh báo này trong phần mềm Intel® Quartus® Prime khi bạn đã chỉ định đầu ra đồng hồ chuyên dụng một kết thúc duy nhất cho n-chân của cặp chân khác biệt trong Intel MAX® 10 thiết bị.

 

 

Độ phân giải

Đối với đầu ra đồng hồ chuyên dụng một lần, chỉ định chân vào PLL#_CLKOUTp.

Đối với đầu ra đồng hồ chuyên dụng khác biệt, gán cặp chân cho PLL#_CLKOUTp và PLL#_CLKOUTn.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® MAX® 10

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.