ID bài viết: 000076737 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 22/10/2020

Tại sao mô phỏng 25G Ethernet Intel® Stratix® 10 FPGA IP mô phỏng chạy treo?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Ethernet 25G
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do có vấn đề trong Phần mềm Intel® Quartus® Prime Pro phiên bản 20.1, ví dụ thiết kế do Ethernet 25G Intel® Stratix® 10 tạo ra
    IP FPGA với khả năng định cấu hình lại động và PTP, sẽ treo khi được mô phỏng bằng trình mô phỏng Synopsys* VCS* hoặc trình mô phỏng Cadence* Xcelium*/NCSIM*.

    Độ phân giải

    Để tránh vấn đề này, người dùng được khuyến khích sử dụng trình mô phỏng Mentor* Modelsim* để mô phỏng ví dụ thiết kế.

    Sự cố này đã được khắc phục từ Intel® Quartus® Prime Phiên bản Pro v20.3 trở đi.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.