ID bài viết: 000076678 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 22/06/2020

Lỗi: intel_pcie_ptile_ast_0.dummy_user_avmm_rst có một associatedClock "p0_hip_reconfig_clk" không thể tìm thấy

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với IP phát trực tuyến Intel® FPGA P-Tile Avalon® cho PCI* Express, sẽ xuất hiện lỗi biểu mẫu nêu trên nếu chọn tùy chọn "Kích hoạt Giao diện hết thời gian chờ hoàn thành" trong GUI IP. Điều này là do giao diện hết thời gian hoàn thành không chính xác liên quan đến giao diện hip_reconfig_clk. Lỗi này ngăn ip được tạo ra.

    Độ phân giải

    Trong v20.1 của phiên bản phần mềm Intel® Quartus® Prime Pro, không có giải pháp khắc phục sự cố này tồn tại, tạo IP với tùy chọn vô hiệu hóa "Kích hoạt Giao diện hết thời gian hoàn thành".

    Sự cố này đã được khắc phục bắt đầu từ v20.2 của phiên bản phần mềm Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    FPGA Intel® Stratix® 10 DX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.