Khi mô phỏng eSRAM Intel® FPGA IP định mục tiêu đến Intel® Stratix® 10 thiết bị với Mentor* ModelSim*, bạn có thể quan sát dữ liệu đọc không chính xác do các tùy chọn mô phỏng không chính xác.
Để giải quyết vấn đề này, thêm tùy chọn bên dưới trong tệp msim_setup.tcl:
đặt USER_DEFINED_VERILOG_COMPILE_OPTIONS "+define+ESRAM_SIM"