Mô tả
IP LPDDR2 có một tính năng được gọi là theo dõi DQS ảnh hưởng đến băng thông có sẵn cho ứng dụng người dùng. Cần theo dõi DQS để duy trì thời gian tín hiệu chính xác để đảm bảo rằng dữ liệu từ truy cập đọc LPDDR2 được lấy mẫu chính xác trong FPGA tần số đồng hồ bộ nhớ.
Theo dõi DQS bao gồm hai phần:
- Mẫu: Mẫu DQS được lấy sau mỗi chu kỳ làm mới bộ nhớ
- Cập nhật: Khi đã lấy đủ mẫu, chu kỳ cập nhật theo dõi DQS xảy ra có thể mất nhiều micro giây. Thời gian của nó phụ thuộc vào chiều rộng của giao diện khi độ trễ DQS I/O được cập nhật tuần tự. Trong quá trình cập nhật theo dõi DQS, các truy cập trên bộ điều khiển LPDDR2 Avalon bus chạy không. IP không cho phép người dùng lên lịch cập nhật theo dõi DQS.
Bạn nên thực hiện mô phỏng RTL cho các mẫu truy cập của mình để đánh giá hiệu quả của việc theo dõi DQS và bất kỳ tác động nào đến chức năng hoặc hiệu quả hệ thống của bạn.
Nếu LPDDR2 không phù hợp với ứng dụng của bạn, bạn nên xem xét giải pháp bộ nhớ ngoài nguồn thấp nhất tiếp theo là DDR3L, nơi yêu cầu theo dõi DQS phụ thuộc vào tần số và có các tùy chọn để tắt nó như mô tả trong KDB này.