ID bài viết: 000076580 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/07/2020

Tại sao IP RAM:2-PORT không tạo được khi sử dụng chế độ xung nhịp kép Emulate TDP?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® RAM 2-PORT
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime Edition 20.2 trở về trước, bạn có thể thấy "Lỗi: ram_2port_0.dcfifo_in: "FIFO nên sâu đến mức nào?" (GUI_Depth) xxx nằm ngoài phạm vi" khi sử dụng chế độ xung nhịp kép Emulate TDP của RAM:2-PORT IP.

    Điều này là do giá trị của " Có bao nhiêu từ của bộ nhớ" trong Chiều rộng tab / Loại Blk nằm ngoài phạm vi. Nó chỉ có thể được đặt là 2^n (1<n<18) khi sử dụng chế độ xung nhịp kép Emulate TDP.

    Độ phân giải

    Không cần giải pháp thay thế. Đặt giá trị chính xác cho số từ của bộ nhớ trong Loại Tab Chiều rộng/Blk, 2^n (1<n<18) khi sử dụng chế độ đồng hồ kép Giả lập TDP.

    Các phiên bản tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro dự kiến sẽ được cải tiến để tạo thông báo lỗi trong IP GUI khi giá trị của các từ trong bộ nhớ nằm ngoài phạm vi.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    Intel® Agilex™ FPGA và SoC FPGA
    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.