ID bài viết: 000076551 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 27/10/2020

Lỗi (14566): Bộ lắp không thể đặt 1 (các) bộ phận ngoại vi do xung đột với các ràng buộc hiện có (1 chân)

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Arria® 10 PHY Lite cho Giao diện song song
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong phần mềm Intel® Quartus® Prime Pro Edition phiên bản 20.3, bạn có thể thấy các lỗi bên dưới khi biên dịch IP PHYLite Intel Agilex® 3 FPGA.

    Lỗi (14566): Bộ lắp không thể đặt 1 (các) bộ phận ngoại vi do xung đột với các ràng buộc hiện có (1 chân). Sửa các lỗi được mô tả trong thư con, và sau đó chạy lại Fitter. Cơ sở dữ liệu kiến thức Intel FPGA cũng có thể chứa các bài viết với thông tin về cách giải quyết lỗi vị trí ngoại vi này. Xem lại các lỗi và sau đó truy cập Cơ sở dữ liệu kiến thức tại https://www.altera.com/support/support-resources/knowledge-base/search.html và tìm kiếm số thông báo lỗi cụ thể này.


    Lỗi (175001): Fitter không thể đặt 1 chân, nằm trong vòng ed_synth ed_synth.


    Lỗi (16234): Không thể tìm thấy vị trí hợp pháp nào trong số (các) vị trí được coi là năm 1772. Lý do tại sao mỗi địa điểm không thể được sử dụng được tóm tắt dưới đây:


    Lỗi (175005): Không thể tìm thấy vị trí với: DQS_x36 (1 vị trí bị ảnh hưởng)


    Lỗi (175008): Vị trí không nằm trong khu vực pháp lý (1771 vị trí bị ảnh hưởng)

    Độ phân giải

    Những lỗi này là do giới hạn phần cứng. Cấu hình của IP PHYLite Intel Agilex® 3 FPGA, trong đó các nhóm DQS X8/X9 và X32/X36 được sử dụng đồng thời trong cùng một ngân hàng con IO48, không được hỗ trợ.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.