ID bài viết: 000076515 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/03/2021

Có thể sử dụng giao diện MMR cùng với Màn hình hiệu quả trong Intel® FPGA IP Giao diện bộ nhớ ngoài không?

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    Intel® Quartus® Prime Phiên bản Pro
    Intel® Quartus® Prime Phiên bản Lite
    Giao diện bộ nhớ ngoài IP FPGA Intel® Arria® 10
    Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do hạn chế trong Phần mềm phiên bản Intel® Quartus® Prime, không thể bật giao diện Cấu hình và Đăng ký trạng thái (MMR) được ánh xạ bộ nhớ kết hợp với Giám sát hiệu quả khi triển khai giao diện DDR3 hoặc DDR4 bằng Intel FPGA IP Giao diện bộ nhớ ngoài cho Intel® Arria® thiết bị 10, Intel® Cyclone® 10 GX hoặc Intel® Stratix® 10.

Bật cả hai tùy chọn sẽ dẫn đến lỗi như hình dưới đây:

Lỗi: Giao diện phải có đồng hồ liên kết

Độ phân giải

Không có kế hoạch sửa chữa cho hạn chế này.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Intel® Cyclone® 10 GX
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.