Sự cố quan trọng
Do sự cố trong IP Intel® Stratix® 10 PHYLite trong Phần mềm Intel Quartus® Prime phiên bản 19.3 trở lên, bạn có thể thấy các thông báo cảnh báo sau đây khi có nhiều phiên bản IP PHYLite trong dự án:
Cảnh báo (332035): Không tìm thấy đồng hồ trên hoặc nối nút nguồn được chỉ định: |inst~_Duplicate~out_phy_reg
Cảnh báo (332035): Không tìm thấy đồng hồ trên hoặc thay đổi nút nguồn được chỉ định: |inst~_Duplicate~out_phy_reg__nff
Cảnh báo (332087): Không thể rút ra được đồng hồ chính cho tác vụ đồng hồ này. Đồng hồ: được tạo.
Ngoài ra, báo cáo Đường dẫn không bị hạn chế trong trình phân tích thời gian TimeQuest cho thấy rằng đồng hồ PHYLite là bất hợp pháp.
Trong tệp SDC do IP PHYLite tạo ra ban đầu, bạn sẽ thấy các dòng sau:
đặt write_fifo_clk [get_keepers -nowarn ${inst}*|core|arch_inst|group_gen[$i_grp_idx].u_phylite_group_tile_14|lane_gen[*].u_lane|inst~out_phy_reg]
đặt write_fifo_clk_neg [get_keepers -nowarn ${inst}*|core|arch_inst|group_gen[$i_grp_idx].u_phylite_group_tile_14|lane_gen[*].u_lane|inst~out_phy_reg__nff]
Vấn đề là tệp SDC không bao gồm tên nút inst~_Duplicate~out_phy_reg và inst~_Duplicate~out_phy_reg__nff (như mô tả trong các cảnh báo ở trên).
Để giải quyết vấn đề này, thay đổi ~ sang * trong |inst*out_phy_reg và các nút |inst*out_phy_reg__nff trong tệp SDC do IP PHYLite tạo ra như được hiển thị dưới đây:
đặt write_fifo_clk [get_keepers -nowarn ${inst}*|core|arch_inst|group_gen[$i_grp_idx].u_phylite_group_tile_14|lane_gen[*].u_lane|inst*out_phy_reg]
đặt write_fifo_clk_neg [get_keepers -nowarn ${inst}*|core|arch_inst|group_gen[$i_grp_idx].u_phylite_group_tile_14|lane_gen[*].u_lane|inst*out_phy_reg__nff]
Điều này sẽ bao gồm các tên nút inst~_Duplicate~out_phy_reg inst~_Duplicate~out_phy_reg__nff và các hạn chế SDC phù hợp sẽ được tạo ra.
Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 20.1.