ID bài viết: 000076497 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/01/2017

Tại sao tín hiệu trạng thái rx_latency_adj và tx_latency_adj cho 1588 1G/2.5G/5G/10G Multi-rate Ethernet PHY có hỗ trợ không ổn định khi được đặt lại?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Ethernet Đa tốc độ 1G 2.5G 5G 10G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do hành vi sở hữu trí tuệ (IP), bạn có thể rằng giá trị rx_latency_adj và tx_latency_adj quan sát đang thay đổi cho một số lượng lần diễn giải nhất định trước khi chúng chuyển thành một giá trị cố định.

Độ phân giải

Không yêu cầu giải pháp khắc phục. Đây là một hành vi mong đợi. Giá trị độ trễ hợp lệ là giá trị cố định sau một số lượng nhất định nếu lần thay đổi. Giá trị độ trễ thay đổi sau khi đặt lại vì nó được tính thống kê, do đó đòi hỏi một số lượng lần lần nữa nhất định trước khi nó đi đến một giá trị cố định.

Các sản phẩm liên quan

Bài viết này áp dụng cho 10 sản phẩm

FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA Arria® V GT
FPGA SoC Arria® V ST
FPGA Arria® V GZ
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.