Để giảm thiểu tình trạng giật mình khi sử dụng lõi IP 10G MAC Độ trễ thấp trên các thiết bị Intel® Arria® 10, điều quan trọng là phải đảm bảo vòng lặp khóa pha (ATX) nâng cao (ATX) và PLL phân số (fPLL) được đặt để họ có thể nguồn cung cấp đồng hồ tham chiếu đầu vào trực tiếp từ bộ đệm đồng hồ tham chiếu mà không cần đi qua mạng đồng hồ tham chiếu.
Để có hiệu suất jitter tốt nhất, Intel khuyên bạn nên đặt đồng hồ tham chiếu càng gần càng tốt để truyền PLL.
Sử dụng chân đồng hồ tham chiếu chuyên dụng trong cùng ngân hàng thu phát.
Có hai chân xung giờ tham chiếu (refclk) chuyên dụng có sẵn trong mỗi ngân hàng thu phát. Chân refclk dưới cùng nguồn cấp dữ liệu trực tiếp cho ATX PLL, fPLL và CMU PLL dưới cùng. Chân refclk phía trên cùng cung cấp nguồn cấp dữ liệu trực tiếp cho ATX PLL, fPLL và CMU PLL hàng đầu.
Sử dụng hạn chế về vị trí để đảm bảo rằng PLL và fPLLs ATX nằm ở vị trí trên cùng hoặc cuối cùng tối ưu, được căn chỉnh với vị trí chân refclk chuyên dụng mà bạn đã chọn.