ID bài viết: 000076492 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/07/2020

Tại sao JESD204C Intel® FPGA IP ở chế độ chỉ cơ bản được tạo trong phiên bản Intel® Quartus® Prime Pro phiên bản 19.4 yêu cầu hồi quy trong phiên bản Intel® Quartus® Prime phiên bản Pro phiên bản 20.1 trở lên?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® JESD204B
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    JESD204C Intel® FPGA IP bản Intel® Quartus® Prime Pro phiên bản 19.4 chia sẻ bộ đồng bộ từ Bộ thu phát (PHY).

    JESD204C chỉ Intel® FPGA IP chế độ cơ bản không chứa Bộ thu phát (PHY), dẫn đến lỗi tạo IP do thiếu tệp cho chế độ này.

    Độ phân giải

    Sự cố này được khắc phục Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 20.1 trở lên.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.