ID bài viết: 000076490 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 05/05/2021

Tại sao bộ nhớ Intel® FPGA P-Tile Avalon® của tôi được ánh xạ IP cho PCI Express* End Point hiển thị hiệu năng đọc thấp hơn với phiên bản Intel® Quartus® Prime Pro phiên bản 19.3?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bộ nhớ Intel® FPGA P-Tile Avalon® IP được ánh xạ cho PCI Express* hỗ trợ tối đa 64 yêu cầu vượt trội với kích thước yêu cầu Đọc tối đa là 512 Byte với Intel® Quartus® Prime Pro phiên bản 19.3. Nếu độ trễ đầy đủ (Thời gian từ Đọc bộ nhớ đến Hoàn thành) lớn hơn 1,5 lần, số lượng yêu cầu chưa thanh toán có thể không đủ để bão hòa thông lượng Đọc.

    Độ phân giải

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.3.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    Intel® Agilex™ Chuỗi F FPGAs và SoC FPGAs
    FPGA Intel® Stratix® 10 DX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.