ID bài viết: 000076458 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/09/2012

Tại sao tín hiệu rx_st_bardec lỗi không hiển thị thông Stratix V PCI Express Root Port của tôi?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Tín hiệu rx_st_bardec đầu ra không hoạt động chính xác đối với các biến thể Cổng gốc của IP cứng Stratix® V cho Lõi IP® PCI Express. Tín hiệu rx_st_bardec không hiển thị trong chu kỳ dữ liệu đầu tiên của MRd, MWr, IOWR và IORD TLP khi địa chỉ của TLP khớp với phạm vi địa chỉ của BAR.

    Độ phân giải Giải pháp là triển khai logic giải mã BAR cho Cổng gốc trong logic người dùng để xác định BAR (BAR0 hoặc BAR1) là mục tiêu TLP. Bạn có thể xác định cài đặt BAR từ Phần mềm cấu hình Root Port\. Ngoài ra, bạn cũng có thể xác định cài đặt bằng cách giải mã Các ghi Cấu hình Loại 0 mà Cổng Gốc gửi trên Avalon-ST để thiết lập thanh ghi BAR trong Cổng gốc.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.