ID bài viết: 000076453 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 26/11/2016

Tại sao thiết kế Intel® Arria® 10 FPGA DDR4 của tôi bị lỗi biên dịch trong bộ chỉnh khi tôi chọn "Tự động chọn vị trí" cho vị trí chân ALERT#?

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    Intel® Quartus® Prime Phiên bản Pro
    Intel® Quartus® Prime Phiên bản Lite
    Giao diện bộ nhớ ngoài IP FPGA Intel® Arria® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Nếu tùy chọn "Tự động chọn một location" trong tab Liên kết Bộ nhớ / Liên kết của trình chỉnh sửa IP DDR4 Intel® Arria® 10 FPGA, IP sẽ tự động chọn gán chân cho tín hiệu mem_alert_n. Nếu tùy chọn này được chọn và các hạn chế về vị trí xung đột được áp dụng cho mem_alert_n chân nối, lỗi bộ chỉnh sẽ dẫn đến trong quá trình biên dịch.

Các lỗi phù hợp sẽ bao gồm các thông báo sau:

Lỗi (14566): Fitter không thể đặt (các) thành phần ngoại vi 1 do xung đột với các ràng buộc hiện có (1 chân)).

Lỗi (15307): Không thể áp dụng các bài tập dự án cho thiết kế do các bài tập bất hợp pháp hoặc mâu thuẫn. Tham khảo các thông báo khác để có hành động khắc phục.

Độ phân giải

Nếu bạn sử dụng tùy chọn "Tự động chọn vị trí", hãy xóa tất cả các bài tập và hạn chế về vị trí cho tín mem_alert_n trong của bạn . Tệp QSF. Intel khuyên bạn nên đặt tín hiệu mem_alert_n thủ công vào ngân hàng địa chỉ/lệnh để có biên thời gian tối ưu bằng cách chọn tùy chọn "Làn I/O có Địa chỉ/Ghim lệnh".

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC

1

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.