Tại sao một số ví dụ thiết kế IP không thành công trên Bộ phát triển SoC Bộ thu phát chuỗi Intel Agilex® 7 FPGA?

Các lõi Intel® FPGA IP sau tạo ra các thiết kế mẫu cho Bộ phát triển SoC Bộ thu phát chuỗi Intel Agilex® 7 FPGA với cài đặt VID không chính xác.

1) Serial Lite IV Intel® FPGA IP

2) Interlaken (thế hệ thứ 2) Intel® FPGA IP

3) Intel® FPGA IP Ethernet ba tốc độ

4) Cấu hình lại động E-Tile Intel® FPGA IP

5) IP cứng E-Tile cho Ethernet và CPRI PHY Intel® FPGA IP

6) JESD204B Intel® FPGA IP

7) JESD204C Intel® FPGA IP

8) Hệ thống con Ethernet Intel® FPGA IP

Có thể tìm thấy cài đặt VID chính xác trong phần 6.1 Thêm cài đặt SmartVID trong tệp QSF Intel® Quartus® Prime của Hướng dẫn sử dụng Bộ phát triển Bộ thu phát-SoC Intel Agilex® Chuỗi F.

Cập nhật các ví dụ thiết kế với cài đặt VID chính xác như hình dưới đây:

set_global_assignment tên PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment tên PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment tên PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment tên PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment -tên PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment tên PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment tên PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment tên PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment tên PWRMGT_SLAVE_DEVICE7_ADDRESS 00

set_global_assignment tên USE_PWRMGT_SCL SDM_IO0
set_global_assignment tên USE_PWRMGT_SDA SDM_IO12
set_global_assignment tên USE_CONF_DONE SDM_IO16
set_global_assignment tên VID_OPERATION_MODE "PMBUS MASTER"

set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "ĐỊNH DẠNG TUYẾN TÍNH"
set_global_assignment tên PWRMGT_LINEAR_FORMAT_N "-13"
set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS

Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.