Bộ Intel® Stratix®10 MX FPGAs bộ nhớ DRAM 3D xếp chồng lên nhau HBM2, bao gồm bộ điều khiển bộ nhớ cứng HBM2. Do đó, việc tối đa hóa hiệu quả bộ điều khiển bộ nhớ HBM2 là rất quan trọng.
Một số yếu tố có thể ảnh hưởng đến hiệu quả của bộ điều khiển. Để đạt hiệu quả tốt nhất, bạn nên xem xét các yếu tố này trong thiết kế của mình:
• Tần số giao diện người dùng so với tần số giao diện HBM2 - Tần số logic người dùng trong cấu tạo FPGA đóng một vai trò quan trọng trong việc xác định hiệu quả bộ nhớ HBM2.
• Cài đặt bộ điều khiển:
- Tắt Bộ đệm đặt lại trong Cài đặt Bộ điều khiển để đạt được hiệu quả được cải thiện. (Tuy nhiên, nếu ứng dụng yêu cầu dữ liệu đọc được cung cấp theo thứ tự như yêu cầu đọc, thì bạn nên bật Bộ đệm đặt lại thứ tự.)
- Chiều dài liên tục - Chế độ BL8 giả giúp đảm bảo thời gian truy cập bộ nhớ ngắn hơn giữa các giao dịch BL4 liên tiếp, để cải thiện hiệu quả của bộ điều khiển.
• Kiểu giao thông - Các kiểu lưu lượng đóng một vai trò quan trọng trong việc xác định hiệu quả của bộ điều khiển.
- Địa chỉ DRAM tuần tự so với ngẫu nhiên: Địa chỉ tuần tự cho phép bộ điều khiển đưa các yêu cầu ghi chứa chứa thông tin tới một trang mở và giúp đạt được hiệu quả bộ điều khiển cao. Địa chỉ ngẫu nhiên yêu cầu các lệnh PRECHARGE/ACTIVATE liên tục và có thể giảm hiệu quả của bộ điều khiển.
- Đặt Chính sách Tự động sạc trước cho Người dùng thành BUỘC và đặt tín hiệu awuser/aruser trên giao diện AXI thành HIGH để cho phép Tự động tính tiền cho các giao dịch ngẫu nhiên. Đối với các giao dịch tuần tự, đặt Chính sách Tự động sạc trước thành HINT.
- Chỉ đọc tuần tự hoặc chỉ ghi giao dịch: Giao dịch chỉ đọc tuần tự hoặc chỉ ghi thấy hiệu quả cao hơn khi chúng tránh thời gian quay vòng bus của bus dữ liệu hai chiều DRAM.
• ID giao dịch AXI - Việc sử dụng ID giao dịch AXI khác nhau giúp bộ điều khiển HBM2 lập lịch giao dịch để đạt hiệu quả cao. Sử dụng cùng một ID giao dịch AXI bảo toàn thứ tự lệnh và có thể dẫn đến hiệu quả thấp hơn.