ID bài viết: 000076383 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 19/11/2018

Lỗi nội bộ: Hệ thống con: FPP, Tập tin: /quartus/periph/fpp/fpp_design.cpp, Dòng: 213 Port OPORT_BUFFEROUT đã tồn tại trên ô IO_CLUSTER 177

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® eSRAM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy thông báo lỗi này khi nhắm mục tiêu các thiết bị Intel® Stratix® 10 MX trong phần mềm Intel® Quartus® Prime Pro phiên bản 18.0.1 và bạn có một thiết kế bao gồm hai phiên bản eSRAM Intel® FPGA IP và cả hai trường hợp đều chia sẻ tín hiệu đồng hồ tham chiếu phổ biến.

Mỗi phiên bản eSRAM Intel® FPGA IP cần một đồng hồ tham chiếu chuyên dụng do vị trí vật lý của nó trên thiết bị.

Độ phân giải

Để giải quyết vấn đề này, cung cấp một đồng hồ tham chiếu chuyên dụng cho từng phiên Intel® IP eSRAM trong thiết kế. Vui lòng tham khảo Hướng Intel® Stratix® kết nối chân dòng thiết bị 10 để biết thêm thông tin về yêu cầu chân Intel® IP eSRAM.

Một thông báo lỗi có ý nghĩa hơn được tạo ra từ Intel® Quartus® Prime phiên bản 22.3.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Stratix® 10 MX

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.