ID bài viết: 000076365 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 11/09/2012

Cảnh báo nghiêm trọng: <corename>_if0_p0_pin_map.tcl: Không tìm thấy đồng hồ PLL cho chân |p0|controller_phy_inst|memphy_top_inst|afi_half_clk_reg</corename>

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi biên dịch thiết kế DDR2 SDRAM hoặc DDR3 SDRAM UniPHY trong Phần mềm Quartus® II phiên bản 11.0 hoặc 11.0SP1, bạn có thể gặp phải những cảnh báo quan trọng sau:

    Cảnh báo nghiêm trọng: _if0_p0_pin_map.tcl: Không tìm thấy đồng hồ PLL cho chân |p0|controller_phy_inst|memphy_top_inst|afi_half_clk_reg

    Cảnh báo quan trọng không xảy ra trong lần biên dịch đầu tiên của thiết kế nhưng sẽ xảy ra trên tất cả các biên dịch tiếp theo.

    Nguyên nhân của vấn đề được RAPID_RECOMPILE_MODE đặt thành BẬT khiến afi_half_clk_reg thể không được bảo quản trong các biên dịch tiếp theo.

    Độ phân giải

    Cách khắc phục là xóa thư mục db trước khi thiết kế được biên dịch lại hoặc tắt biên dịch nhanh trong dự án của bạn.

    Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    FPGA Stratix® III
    FPGA Stratix® IV
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV E

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.