ID bài viết: 000076356 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/06/2017

Kích thước khung tối thiểu được hỗ trợ bởi các lõi IP Ethernet Intel® Độ trễ thấp 40 và 100 Gbps trên giao diện nối tiếp RX là gì?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
    40G 100G Ethernet Độ trễ thấp
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi nhắm Intel® Arria® 10 và Intel® Stratix® V FPGAs, các lõi Ethernet Ethernet Độ trễ thấp Intel® 40 và 100-Gbps hỗ trợ kích thước khung tối thiểu là 64 byte theo yêu cầu của thông số kỹ thuật IEEE.

Do thiết kế của các lõi IP Ethernet Intel® 40 và 100-Gbps, các lõi IP có thể treo và/hoặc hoạt động bất ngờ cho các khung RX dài dưới 64 byte.

Độ phân giải

Để giải quyết vấn đề này, máy phát đầu cuối phải tuân thủ kích thước gói tối thiểu cần thiết là 64 byte.

Vấn đề này không được dự kiến sẽ được khắc phục trong bất kỳ bản phát hành phần mềm Quartus® Prime nào trong tương lai.

Intel® Stratix® 10 FPGAs không có giới hạn này.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Stratix® V
FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.