ID bài viết: 000076326 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/11/2018

Có vấn đề với mô tả về chân nIO_PULLUP trong Nguyên tắc Kết nối chân Intel® Arria® thiết bị 10 trong dòng thiết bị không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Trong tài liệu Hướng dẫn kết nối chân dòng thiết bị Intel® Arria® 10 phiên bản 2018.3.30 trở lên, mô tả của chân nIO_PULLUP cho biết "Nếu bạn nối chân này vào VCC, hãy đảm bảo tất cả các chân I/O người dùng và các chân I/O mục đích kép đều ở mức logic-0 trước và trong quá trình cấu hình". Điều này không chính xác. Các chân I/O có thể được điều hướng đến logic 0 hoặc 1 sau POR.

 

Độ phân giải

Tài liệu Hướng dẫn kết nối chân dòng thiết bị Intel® Arria® 10 sẽ được cập nhật trong bản phát hành 2019.07.01 để chỉ ra rằng các chân I/O và chân I/O dual-purpse có thể được chuyển sang logic-0 hoặc logic-1 sau POR.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA SoC Intel® Arria® 10 SX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.