ID bài viết: 000076312 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 05/05/2021

Tại sao Bộ phân tích Thời gian báo cáo vi phạm thời gian tối thiểu trong IP DSP cố định gốc Intel® Arria® 10?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Arria® 10 DSP Dấu phẩy cố định riêng
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể thấy vi phạm thời gian tối thiểu nếu khối DSP không được đăng ký đầy đủ.

     

     

    Độ phân giải

    Để giải quyết vấn đề này, hãy bật đăng ký đầu vào , đầu ra và đường ống bằng GUI IP để đảm bảo đáp ứng thời gian khi sử dụng IP DSP điểm cố định gốc Intel® Arria® 10.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.