Bạn sẽ gặp phải lỗi tổng hợp này nếu bạn kết nối PLL và ALTLVDS_RX năng siêu chức năng ở chế độ PLL ngoài và bật chuyển đổi đồng hồ PLL. Lỗi này xảy ra do phần mềm Quartus® II không chèn một nguyên tử cyclonev_pll_lvds_output giữa PLL và siêu chức năng ALTLVDS_RX trong quá trình tổng hợp.
Cách khắc phục là chèn các nguyên tử sau giữa PLL và LVDS_RX:
cyclonev_pll_lvds_output #(
.pll_loaden_enable_disable("sự thật"),
.pll_lvdsclk_enable_disable("sự thật")
) stratixv_pll_lvds_output_inst (
.ccout({loaden_from_pll, fclk_from_pll}),
.loaden(loaden_to_lvds),
.lvdsclk(Fclk_to_lvds)
);
Nếu mục tiêu là một thiết Stratix® V mới, bạn có thể thay đổi tên thành stratixv_pll_lvds_output.
Điều này dự kiến sẽ được sửa trong phiên bản phần mềm Quartus II trong tương lai.