ID bài viết: 000076238 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 02/06/2014

Lỗi nội bộ: Hệ thống con: SIN, Tập tin: /quartus/tsm/sin/sin_micro_tnodes_dag.cpp, Dòng: 626

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Lỗi này có thể được nhìn thấy trong (các) phiên bản phần mềm Quartus II 12.0sp2 và cũ hơn khi chạy EDA Netlist Writer để tạo ra các Mô hình IBIS cho các thiết kế nhắm® đến dòng Arria® V.

     

    Lỗi này được kích hoạt nếu danh sách cổng cho tệp thiết kế cấp cao nhất chứa các cặp chân phân biệt và chân âm (n) được liệt kê trước khi chân dương (p) của cùng một cặp.

     

    Độ phân giải

    Để giải quyết vấn đề này trong Phần mềm Quartus II phiên bản 12.0SP2 trở lên, hãy đảm bảo tệp thiết kế cấp cao nhất của bạn liệt kê chân dương (p) của các cặp vi phân trước chân bổ sung (n) âm (n).
     
    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành phần mềm Quartus II trong tương lai.


     

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.