Ở Quartus® Phiên bản phần mềm II v13.0SP1 và cũ hơn, bạn phải sửa đổi thủ công thư viện IP của Lõi Ethernet MAC và PHY 40 và 100 Gbps để thiết lập tham số FAST_SIMULATION nếu bạn tạo lõi IP trong VHDL.
Tham số này giúp giảm thời gian xử lý các làn trong mô phỏng.
Thực hiện theo quy trình dưới đây để thêm tham số FAST_SIMULATION đến libralies IP của bạn.
1. Mở ./gen_100_sim/alt_e100_phy/alt_e100_phy_0001.vhd cho 100G PHY hoặc ./gen_40_sim/alt_e40_phy/alt_e40_phy_0001.vhd cho 40G PHY với trình chỉnh sửa văn bản
2. Thêm tham số vào tuyên bố thành phần của alt_e100_phy_pcs Hoặc alt_e40_phy_pcs. Dưới đây là một ví dụ cho 100G PHY.
cấu phần alt_e100_phy_pcs là
chung ( chung
DEVICE_FAMILY: chuỗi := "Stratix V";
BIẾN THỂ: số nguyên := 3;
STATUS_CLK_KHZ: số nguyên := 100000;
FAST_SIMULATION: số nguyên := 1
);
3. Thêm tham số vào phy_pcsVí dụ. Dưới đây là một ví dụ cho 100G PHY.
phy_pcs: Bộ phận alt_e100_phy_pcs
bản đồ chung (
DEVICE_FAMILY => "Stratix V",
BIẾN THỂ => 3,
STATUS_CLK_KHZ => 100000,
FAST_SIMULATION => 1
)
Bắt đầu từ Phần mềm Quartus II phiên bản v13.1, tham số này có sẵn ở thực thể cấp cao nhất của IP và không bắt buộc phải sửa đổi thủ công thư viện.