ID bài viết: 000076130 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/11/2015

Mô phỏng VHDL của Arria IP EMIF 10 với Riviera-PRO có thể không tiến bộ trong một số trường hợp

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Sự cố này ảnh hưởng đến tất cả các giao thức bộ nhớ ngoài được hỗ trợ Arria thiết bị 10. Nếu thiết kế của bạn sử dụng mô hình mô phỏng VHDL với chức năng bus ALTERA EMIF model, mô phỏng với phiên bản Riviera-PRO trước năm 2015.06 có thể không Tiến bộ.

    Độ phân giải

    Giải pháp khắc phục sự cố này như sau:

    • Mô phỏng bằng Verilog thay vì VHDL. Sự cố này chỉ xảy ra với VHDL.
    • Sử dụng trình mô phỏng khác, không phải Riviera-PRO. Sự cố này chỉ xảy ra với Riviera-PRO.

    Sự cố này sẽ được khắc phục trong một phiên bản trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.