ID bài viết: 000076094 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 12/09/2012

Làm cách nào để đảm bảo hành vi nhất quán giữa Avalon-MM và Avalon-ST PCIE HIP trong dòng thiết bị Arria V Cyclone V?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Đối với các dòng thiết bị Arria® V và Cyclone® V, để đảm bảo hành vi nhất quán giữa Avalon®-MM và IP cứng Avalon-ST PCI Express®, cần thay đổi 2 tham số từ bộ bao bọc Avalon-MM để phù hợp với các giá trị mặc định trong gói Avalon-ST.

    Độ phân giải

    Trong tập tinaltpcie_sv_hip_avmm_hwtcl.v, tìm kiếm các định nghĩa tham số sau ở gần đầu tệp (khoảng dòng 148) và thực hiện các thay đổi được xác định:

       tham rx_cdc_almost_full_hwtcl = 6,
       tham tx_cdc_almost_full_hwtcl = 6,

    Thay đổi thành:

       tham rx_cdc_almost_full_hwtcl = 12,
       tỷ tx_cdc_almost_full_hwtcl số = 12,

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA Arria® V GT

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.