Chức năng Altera® SerialLite III IP MegaCore® (SLIII) cho phép bạn sửa lỗi CRC, điều này có thể hữu ích khi xác minh hoạt động lớp PHY trong quá trình gỡ lỗi hoặc giai đoạn khởi động bo mạch. Để kích hoạt phun lỗi CRC, hãy định cấu hình lại PHY máy phát bằng bộ điều khiển định cấu hình lại. Khi được bật, ứng dụng của bạn có thể ép buộc lỗi CRC bằng cách xác định tín hiệu kiểm soát truyền lỗi trên phiên bản SerialLite III.
1. Thêm JTAG-to-Avalon® Master Bridge vào hệ thống Qsys của bạn. Điều này là bắt buộc để điều khiển bộ điều khiển định cấu hình lại để bật bit lỗi CRC trong các kênh thu phát tương ứng.
2. Biên dịch thiết kế.
3. Có được số kênh logic cho các kênh thu phát SLIII từ báo cáo fitter Quartus® II. Có thể tìm thấy tác vụ kênh logic bằng cách nhấp vào \'Resource Section -> GXB Reports -> Reconfiguration Report\'
4. Chỉnh sửa tệp tcl đính kèm SOURCE_RECONFIG_BASE giá trị phù hợp với địa chỉ cơ sở cho bộ điều khiển định cấu hình lại trong hệ thống Qsys của bạn.
5. Khởi chạy Bảng điều khiển Hệ thống từ menu Quartus Tools. Sử dụng lệnh nguồn để mở tệp Tcl đính kèm trong Bảng điều khiển Hệ thống để cho phép truyền lỗi CRC như minh họa dưới đây:
A. nguồn crc_err_enable.tcl
b. ví dụ sử dụng lệnh (xem tập tin Tcl để biết chi tiết)
- crc_err_enable 0 1 (cho phép truyền lỗi kênh logic 0 CRC)
- crc_err_enable {0 1 2} 1 (cho phép truyền lỗi kênh logic 0,1,2 CRC)
- crc_err_enable {0 1 2} 0 (vô hiệu hóa kênh logic 0,1,2 CRC phun lỗi)
6. Nguồn Assert SerialLite III crc_error_injectđầu vào đến 1. (Ngoài ra, bạn có thể điều khiển crc_error_inject đến 1 và chỉ cần sử dụng lệnh Tcl để bật/tắt phun lỗi)
7. Theo dõi trạng thái lỗi CRC, lỗi[N-1:0] (error_rx[N-1:0] cho tín hiệu lõi song công) ở máy thu IP SerialLite III. (N = số lượng làn)