ID bài viết: 000076067 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/08/2013

Có bất kỳ hạn chế nào khi sử dụng bitstream nén để Định cấu hình lại một phần không?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Trong phần mềm Quartus® II phiên bản 12.1, bạn có thể nén bitstream cấu hình. Tuy nhiên, nếu bạn cũng đang sử dụng Cấu hình thông qua Giao thức (CvP), không hỗ trợ nén bitstream.

Nếu bạn bật CvP cho thiết kế của mình và cũng cho phép nén bitstream Định cấu hình lại một phần (PR) thì machime trạng thái PR có thể không hoạt động chính xác.

Độ phân giải

Tránh bật cả nén CvP và PR trong phần mềm Quartus II. Sử dụng bitstream không nén cho các thiết kế sử dụng CvP với PR.

Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 12.1 SP1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.